

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ, ΑΘΛΗΤΙΣΜΟΥ ΚΑΙ ΝΕΟΛΑΙΑΣ  
ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΕΚΠΑΙΔΕΥΣΗΣ  
ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ

ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ ΠΡΟΣΒΑΣΗΣ 2023

ΤΕΧΝΟΛΟΓΙΑ ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ

Μάθημα : Ψηφιακά Ηλεκτρονικά II (410)  
Ημερομηνία : Τρίτη, 13 Ιουνίου 2023  
Ωρα εξέτασης : 08:00 – 10:30

**Λύσεις**



**ΜΕΡΟΣ Α΄** - Το μέρος Α αποτελείται από δώδεκα (12) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με τέσσερις (4) μονάδες.

1. (α) Για τους πιο κάτω ψηφιακούς κώδικες να δώσετε το ζυγό ψηφίο ισοτιμίας.

Ψηφιακός Κώδικας	Ζυγό Ψηφίο Ισοτιμίας
100110101	1
0101100111	0

- (β) Να αναφέρετε τη χρησιμότητα του ψηφίου ισοτιμίας στη μεταφορά δεδομένων στα ψηφιακά συστήματα.

**Το ψηφίο ισοτιμίας χρησιμεύει στην αναγνώριση λαθών στα ψηφιακά συστήματα, που μπορεί να προκύψουν κατά την μεταφορά ή επεξεργασία των δεδομένων.**

2. Να αναφέρετε τη βασική διαφορά μεταξύ του αναλογικού σήματος και του ψηφιακού.

**Τα αναλογικά σήματα παίρνουν άπειρες τιμές, ενώ αντίθετα τα ψηφιακά παίρνουν μόνο δύο τιμές, την ψηλή (λογικό1) και τη χαμηλή (λογικό 0).**

3. (α) Να αναφέρετε τον τύπο τρανζίστορ που είναι κατασκευασμένα τα κυκλώματα της λογικής οικογένειας CMOS;

**Τρανζίστορ τύπου MOSFET**

- (β) Να ονομάσετε το χαρακτηριστικό των λογικών οικογενειών που υπολογίζεται χρησιμοποιώντας τη σχέση / τον τύπο:

$$\text{Ενέργεια (J)} = \text{Χρόνος Διάδοσης (s)} \times \text{Ισχύς (J/s)}$$


**Γινόμενο Ταχύτητας – Ισχύος**

- (γ) Να ονομάσετε άλλα δύο χαρακτηριστικά των λογικών οικογενειών (διαφορετικά από αυτό που απαντήσατε στην ερώτηση 3(β) πιο πάνω).

**Δύο από τα πιο κάτω χαρακτηριστικά**

- Καταναλισκόμενη ισχύς
- Ικανότητα οδήγησης
- Λογικά επίπεδα
- Τάση τροφοδοσίας
- Περιθώριο θορύβου
- Καθυστέρηση διάδοσης

4. (α) Να σχεδιάσετε το λογικό κύκλωμα του ασύγχρονου SR NOR Φλιπ Φλοπ.




(β) Να αναφέρετε τις τιμές των εισόδων S και R για τις οποίες ένα σύγχρονο SR NAND Φλιπ Φλοπ έχει απροσδιόριστη κατάσταση.


$$S = 1$$

$$R = 1$$

5. Δίνεται το JK Φλιπ Φλοπ του Σχήματος 1. Να σχεδιάσετε το κύκλωμα ασύγχρονου δυαδικού απαριθμητή ο οποίος να κάνει τη μέτρηση  $00 \rightarrow 11 \rightarrow 10 \rightarrow 01 \rightarrow 00$ , χρησιμοποιώντας τον ελάχιστο αριθμό JK Φλιπ Φλοπ που απαιτούνται.



Σχήμα 1



6. Στο Σχήμα 2 δίνεται το λογικό σύμβολο του αποκωδικοποιητή 2 bit σε 4 γραμμές.




**Σχήμα 2**

Να συμπληρώσετε τον πίνακα αληθείας του αποκωδικοποιητή (Πίνακας 1).


$A_1$	$A_0$	$Y_0$	$Y_1$	$Y_2$	$Y_3$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

**Πίνακας 1**

7. (α) Να μετατρέψετε (αφού σχεδιάσετε ξανά) το SR Φλιπ Φλοπ του Σχήματος 3 σε ένα T Φλιπ Φλοπ.



**Σχήμα 3**




(β) Να αναφέρετε δύο χρήσεις / εφαρμογές των Φλιπ Φλοπ.

**Δύο από τις πιο κάτω χρήσεις:**

- **Κύκλωμα αποκοπής παρασιτικών παλμών σε μηχανικούς διακόπτες**
- **Διαιρέτης συχνότητας**
- **Στοιχεία μνήμης (σε ακολουθιακά κυκλώματα)**
- **Απαριθμητές**
- **Καταχωρητές**

8. Στο Σχήμα 4 δίνεται το λογικό σύμβολο του ψηφιακού συγκριτή 2-bit.



**Σχήμα 4**

Για καθεμιά από τις πιο κάτω δηλώσεις, που αφορούν στο Σχήμα 4, να απαντήσετε ΣΩΣΤΟ ή ΛΑΘΟΣ.

(α) Όταν στις εισόδους του ψηφιακού συγκριτή το  $A_0 > B_0$ , τότε η έξοδος του  $Y = 1$ .

**Λάθος**

(β) Όταν στις εισόδους του ψηφιακού συγκριτή το  $A_1 < B_1$ , τότε η έξοδος του  $Z = 1$ .

**Σωστό**

(γ) Όταν στις εισόδους του ψηφιακού συγκριτή το  $A_1 = B_1$  και το  $A_0 = B_0$ , τότε η έξοδος του  $Y = 1$ .

**Σωστό**

(δ) Όταν στις εισόδους του ψηφιακού συγκριτή το  $A_1 = B_1$  και το  $A_0 < B_0$ , τότε οι έξοδοι του  $Y$  και  $Z$  βρίσκονται στη λογική κατάσταση 0.

**Λάθος**

9. Απαριθμητής Τζόνσον 4-bit βρίσκεται σε κατάσταση:

$$Q_0 = 0, Q_1 = 0, Q_2 = 1, Q_3 = 1.$$


Να συμπληρώσετε στον πιο κάτω πίνακα (Πίνακας 2) το περιεχόμενο που θα έχει ο απαριθμητής Τζόνσον κατά τους επόμενους τέσσερις ωρολογιακούς παλμούς.

	$Q_0$	$Q_1$	$Q_2$	$Q_3$
Υφιστάμενη κατάσταση απαριθμητή Τζόνσον	0	0	1	1
Περιεχόμενο μετά τον πρώτο ωρολογιακό παλμό	0	0	0	1
Περιεχόμενο μετά το δεύτερο ωρολογιακό παλμό	0	0	0	0
Περιεχόμενο μετά τον τρίτο ωρολογιακό παλμό	1	0	0	0
Περιεχόμενο μετά τον τέταρτο ωρολογιακό παλμό	1	1	0	0

**Πίνακας 2**

10. Μη επαναδιεγείρομενος μονοσταθής πολυδονητής διεγείρεται στα αρνητικά μέτωπα των παλμών διέγερσης και έχει χρόνο βολής 2 ms. Η σταθερή κατάσταση του μονοσταθούς πολυδονητή είναι το λογικό 0.

Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου (Q) του μονοσταθούς πολυδονητή, κάτω από το διάγραμμα των παλμών διέγερσης (T) που δίνεται στο Σχήμα 5.



**Σχήμα 5**

11. Στο Σχήμα 6 δίνεται το λογικό σύμβολο του κωδικοποιητή δεκαδικών αριθμών στον κώδικα BCD με προτεραιότητα.



**Σχήμα 6**

- (α) Οι λογικές τιμές στις εισόδους του κωδικοποιητή έχουν ως ακολούθως:  
 $D_0 = 0, D_1 = 1, D_2 = 1, D_3 = 0, D_4 = 1, D_5 = 0, D_6 = 0, D_7 = 0, D_8 = 1, D_9 = 1$ .  
 Να δώσετε τον δυαδικό κώδικα στις εξόδους του κωδικοποιητή του Σχήματος 6.

$$Y_3 Y_2 Y_1 Y_0 = 1000$$

- (β) Να επιλέξετε τη σωστή απάντηση για τις λογικές τιμές των εισόδων  $D_6, D_7, D_8$  και  $D_9$  του κωδικοποιητή του σχήματος 6, όταν οι λογικές καταστάσεις στις εξόδους του είναι  $Y_3 Y_2 Y_1 Y_0 = 0111$

(A)  $D_6 D_7 D_8 D_9 = 0 X X 0$

(B)  $D_6 D_7 D_8 D_9 = X X 1 0$



(Γ)  $D_6 D_7 D_8 D_9 = X X 0 1$

(Δ)  $D_6 D_7 D_8 D_9 = 0 X 1 X$

Το (Γ)  $D_6 D_7 D_8 D_9 = X X 0 1$



12. Στο σχήμα 7 δίνονται το σύμβολο και τα χρονικά διαγράμματα που εφαρμόζονται στις εισόδους πολυπλέκτη.  
 Να σχεδιάσετε στο ίδιο σχήμα το χρονικό διάγραμμα της εξόδου  $Y$  του πολυπλέκτη.



$S_1 S_0 = 00$	$S_1 S_0 = 01$	$S_1 S_0 = 10$	$S_1 S_0 = 11$
$Y = D_0$	$Y = D_1$	$Y = D_2$	$Y = D_3$

**Σχήμα 7**


**ΜΕΡΟΣ Β' - Το μέρος Β αποτελείται από τέσσερις (4) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με οκτώ (8) μονάδες.**

13. Στο Σχήμα 8 δίνονται το σήμα εισόδου που εφαρμόζεται σε αναστρέφον (inverting) κύκλωμα σκανδάλης Σμιτ (δηλαδή, η εφαρμογή του σήματος εισόδου γίνεται στη αρνητική είσοδο του κυκλώματος).

Η τιμή υστέρησης του κυκλώματος είναι 4 V και η τιμή τάσης κάτω κατωφλίου ( $U_1$ ) είναι +2 V.

Οι τιμές HIGH (ψηλή) και LOW (χαμηλή) που βγάζει στη έξοδο του το κύκλωμα είναι αντίστοιχα +5 V και 0 V.

(α) Να σχεδιάσετε στο Σχήμα 8 το σήμα εξόδου του εν λόγω κυκλώματος.



**Σχήμα 8**

- (β) Ασταθής πολυδονητής παράγει παλμούς με αναλογία  $t_H:t_L = 5:3$  και συχνότητα 1 kHz. Να υπολογίσετε:  
 (i) τον κύκλο δράσης  $d$   
 (ii) τον χρόνο που παραμένει ο παλμός στο λογικό 0.

$$T = 1 / f_{CLK} = 1 / 1 \cdot 10^3 = 1 \text{ ms}$$


$$\frac{t_H}{t_L} = \frac{5}{3} \Rightarrow 3t_H = 5t_L$$

$$T = t_H + t_L \Rightarrow t_L = T - t_H$$

$$3t_H = 5 \cdot (T - t_H) \Rightarrow 3t_H = 5T - 5t_H \Rightarrow 8t_H = 5T \Rightarrow t_H = \frac{5}{8} T \Rightarrow \underline{t_L = \frac{3}{8} T}$$

$$d = \frac{t_H}{T} \cdot 100 \Rightarrow d = \frac{5}{8} \cdot 100 \Rightarrow \underline{d = 62,5 \%}$$

14. Δίνεται το λογικό σύμβολο του Σχήματος 9.




**Σχήμα 9**

- (α) Να συμπληρώσετε τον πίνακα αληθείας του κυκλώματος (Πίνακας 3) που αντιστοιχεί στο λογικό σύμβολο του Σχήματος 9.

Είσοδοι		Έξοδοι		
A	B	X	Y	Z
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

**Πίνακας 3**

(β) Στο Σχήμα 10 δίνονται κύκλωμα συγκριτή τάσης και το τριγωνικό περιοδικό σήμα που εφαρμόζεται στη είσοδο του κυκλώματος.



**Σχήμα 10**

Οι μέγιστες τιμές τάσεις εξόδου του συγκριτή είναι  $\pm 5V$ .


Να συμπληρώσετε τον Πίνακα 4 πιο κάτω.

( $U_+$  = τάση θετικής εισόδου,  $U_-$  = τάση αρνητικής εισόδου)


$U_+$ (Volts)	$U_-$ (Volts)	$U_{out}$ (Volts)
-3	0	-5V
+6,5	0	+5V

**Πίνακας 4**

15. (α) Με τη χρήση του D Φλιπ Φλοπ του Σχήματος 11, να σχεδιάσετε το λογικό κύκλωμα στατικού καταχωρητή 4-bit.



**Σχήμα 11**



(β) Να υπολογίσετε πόσοι ωρολογιακοί παλμοί απαιτούνται, για να εισέλθει και να εξέλθει μια πληροφορία των 4-bit στον καταχωρητή που σχεδιάσατε στην ερώτηση 15(α).

**Απαιτείται ένας (1) ωρολογιακός παλμός**



(γ) Για να εισέλθει και να εξέλθει μια πληροφορία 8-bit σε έναν καταχωρητή διαδοχικής εισόδου και διαδοχικής εξόδου χρειάζεται χρόνος 160 ns. Να υπολογίσετε τη συχνότητα του ωρολογίου (CLK).

**Απαιτούνται 16 ωρολογιακοί παλμοί**

$$160 \text{ ns} / 16 = 10 \text{ ns} \text{ για κάθε χρονικό παλμό. } T = 10 \text{ ns}$$

$$F = 1 / T = 1 / 10 \cdot 10^{-9} = 100000000 = 100 \text{ MHz}$$


16. Στο Σχήμα 12 δίνονται το λογικό σύμβολο και τα χρονικά διαγράμματα των εισόδων ενός JK Φλιπ Φλοπ.  
 Να σχεδιάσετε στο ίδιο σχήμα τα χρονικά διαγράμματα των εξόδων του Φλιπ Φλοπ.  
 Αρχικά το Φλιπ Φλοπ βρίσκεται στην κατάσταση RESET.



**Σχήμα 12**

**ΜΕΡΟΣ Γ' - Το μέρος Γ αποτελείται από δύο (2) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με δέκα (10) μονάδες.**

17. Στο Σχήμα 13 δίνεται το λογικό κύκλωμα ασύγχρονου δυαδικού απαριθμητή.



**Σχήμα 13**

(α) (i) Να αναφέρετε την κατεύθυνση μέτρησης του απαριθμητή του Σχήματος 13.

**Η κατεύθυνση μέτρησης είναι προς τα πάνω (Up – counter)**


(ii) Να αναφέρετε από ποιον αριθμό μέχρι ποιον αριθμό μετρά ο απαριθμητής (το εύρος μέτρησης).

**Αρίθμηση από το 0 μέχρι το 4**

(iii) Να υπολογίσετε το μέγιστο μέτρο (max MOD) του απαριθμητή.

**Μέγιστο μέτρο,  $\max MOD = 2^3 = 8$**

(β) Στο Σχήμα 14 να σχεδιάσετε, για επτά ωρολογιακούς παλμούς, τα χρονικά διαγράμματα των τριών εξόδων ( $Q_0$ ,  $Q_1$ ,  $Q_2$ ) και της εισόδου  $\overline{CLR}$  του ασύγχρονου δυαδικού απαριθμητή του Σχήματος 13. Η αρχική κατάσταση του απαριθμητή είναι RESET.



**Σχήμα 14**

(γ) Δύο διαφορές μεταξύ των ασύγχρονων και σύγχρονων απαριθμητών είναι ότι:  
(1) οι ασύγχρονοι απαριθμητές είναι πιο απλοί στην κατασκευή τους σε σχέση με τους σύγχρονους.

(2) οι ασύγχρονοι απαριθμητές είναι πιο αργοί στη λειτουργία τους σε σχέση με τους σύγχρονους.

Να αναφέρετε άλλες δύο διαφορές μεταξύ ασύγχρονων και σύγχρονων απαριθμητών.

**(i) Οι χρονικοί παλμοί μέτρησης σε ένα σύγχρονο απαριθμητή εφαρμόζονται ταυτόχρονα σε όλα τα Φλιπ Φλοπ (κοινό ρολόι), ενώ αντίθετα σε ένα ασύγχρονο απαριθμητή οι παλμοί μέτρησης (CLK) εφαρμόζονται στο πρώτο Φλιπ Φλοπ και η έξοδος του πρώτου συνδέεται στην είσοδο χρονισμού του δεύτερου κ.ο.κ.**

**(ii) Στον σύγχρονο απαριθμητή το πρώτο Φλιπ Φλοπ βρίσκεται σε κατάσταση εναλλαγής (toggle) και τα υπόλοιπα βρίσκονται είτε σε κατάσταση εναλλαγής (toggle) είτε σε κατάσταση μνήμης (Memory), ενώ στον ασύγχρονο όλα τα Φλιπ Φλοπ βρίσκονται σε κατάσταση εναλλαγής (toggle).**

(δ) Να υπολογίσετε τη συχνότητα των ωρολογιακών παλμών που εφαρμόζονται στην είσοδο ασύγχρονου δυαδικού απαριθμητή που μετρά από το 0 μέχρι το 7, αν η συχνότητα των παλμών στην έξοδο του Φλιπ Φλοπ που δίνει το πιο σημαντικό ψηφίο (MSB) είναι 125 kHz.

Μέτρο  $N = 8$

$$f_Q = \frac{1}{N} \cdot f_{CLK} \Rightarrow f_{CLK} = f_Q \cdot N = 125000 \cdot 8 = 1000000 \text{ Hz} = 1\text{MHz}$$

18. (α) Να χρησιμοποιήσετε πολυπλέκτη κατάλληλου μεγέθους για να υλοποιήσετε το λογικό κύκλωμα της λογικής συνάρτησης


$$Y = \bar{A}B + A\bar{B}C + A\bar{C}$$

$$Y = \bar{A} \cdot B \cdot C + \bar{A} \cdot B \cdot \bar{C} + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot \bar{B} \cdot \bar{C}$$


**Είσοδοι στο Λογικό 1:  $D_2 D_3 D_4 D_5 D_6$**

**Είσοδοι στο Λογικό 0:  $D_0 D_1 D_7$**





(β) Στο Σχήμα 15 δίνεται το λογικό σύμβολο λογικού κυκλώματος.



**Σχήμα 15**

Να υπολογίσετε την τιμή του **n** (  $n = ?$  ) της εισόδου D<sub>n</sub> και να δώσετε το πλήρες όνομα και μέγεθος του κυκλώματος.


**$n = 3$**

**Πολυπλέκτης τεσσάρων γραμμών σε μια**

(γ) Να γράψετε τη λογική συνάρτηση της εξόδου Y του κυκλώματος που ονομάσατε στην ερώτηση 18(β).

$$Y = \bar{S}_1 \bar{S}_0 D_0 + \bar{S}_1 S_0 D_1 + S_1 \bar{S}_0 D_2 + S_1 S_0 D_3$$

(δ) Να σχεδιάσετε το λογικό κύκλωμα της ερώτησης 18(β).



----- ΤΕΛΟΣ ΛΥΣΕΩΝ -----