

**ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ, ΠΟΛΙΤΙΣΜΟΥ, ΑΘΛΗΤΙΣΜΟΥ ΚΑΙ ΝΕΟΛΑΙΑΣ  
ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΕΚΠΑΙΔΕΥΣΗΣ  
ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ**

**ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2021**

**ΤΕΧΝΟΛΟΓΙΑ ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ**

**Μάθημα** : Τεχνολογία και Εργαστήρια Ψηφιακών Ηλεκτρονικών ΙΙ (510)  
**Ημερομηνία** : Παρασκευή, 04 Ιουνίου 2021  
**Ωρα εξέτασης** : 08:00 – 10:30

**Επιτρεπόμενη διάρκεια γραπτού 2,5 ώρες (150 λεπτά)**

**ΤΟ ΕΞΕΤΑΣΤΙΚΟ ΔΟΚΙΜΙΟ ΑΠΟΤΕΛΕΙΤΑΙ ΑΠΟ ΕΙΚΟΣΙ (20) ΣΕΛΙΔΕΣ ΚΑΙ ΤΡΙΑ (3) ΜΕΡΗ (Α΄, Β΄ ΚΑΙ Γ΄)**

**ΟΔΗΓΙΕΣ:**

1. Να απαντήσετε σε όλες τις ερωτήσεις.
2. Οι ερωτήσεις να απαντηθούν στο εξεταστικό δοκίμιο.
3. Απαγορεύεται η χρήση διορθωτικού υγρού ή διορθωτικής ταινίας.
4. Τα σχεδιαγράμματα μπορούν να σχεδιαστούν με μολύβι.
5. Επιτρέπεται η χρήση μη προγραμματιζόμενης υπολογιστικής μηχανής.
6. Στο τέλος του εξεταστικού δοκιμίου δίνεται τυπολόγιο.



**ΜΕΡΟΣ Α΄** - Το μέρος Α αποτελείται από δώδεκα (12) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με τέσσερις (4) μονάδες.

1. (α) Να ονομάσετε την κατηγορία κυκλωμάτων που κατασκευάζονται με Φλιπ Φλοπ.

.....

(β) Να αναφέρετε ποια ιδιότητα εξασφαλίζει / προσφέρει στα κυκλώματα αυτά η χρήση των Φλιπ Φλοπ.

.....

.....

.....


(γ) Να υπολογίσετε τον αριθμό των Φλιπ Φλοπ που απαιτούνται σε ένα κύκλωμα διαιρέτη συχνότητας, ώστε να μειωθεί η συχνότητα από 2 MHz στην είσοδο του σε 250 kHz στην έξοδο του κυκλώματος.

.....

.....

.....

2. Στο Σχήμα 1 δίνεται το λογικό διάγραμμα εισόδου (T) μη επαδιεγειρόμενου μονοσταθή πολυδονητή με χρόνο βολής 4 ms και σταθερή κατάσταση το λογικό 0. Ο πολυδονητής διεγείρεται στα αρνητικά μέτωπα των παλμών διέγερσης. Να σχεδιάσετε στο ίδιο σχήμα το χρονικό διάγραμμα της εξόδου (Q) του πολυδονητή.



**Σχήμα 1**

3. (α) Να απαντήσετε ΣΩΣΤΟ ή ΛΑΘΟΣ στην ακόλουθη δήλωση.

«Το κύκλωμα του δυαδικά κωδικοποιημένου δεκαδικού απαριθμητή (BCD counter) έχει συνολικά δέκα Φλιπ Φλοπ».

.....

(β) Δυαδικός απαριθμητής μετρά από το 0 μέχρι το 63. Από πόσα Φλιπ Φλοπ αποτελείται το κύκλωμά του;

.....

.....

(γ) Ποιο είναι το μέγιστο μέτρο (maxMOD) του απαριθμητή της ερώτησης 3(β);

.....

.....

4. (α) Να ονομάσετε τον τύπο του τρανζίστορ από τον οποίο κατασκευάζεται η καθεμιά από τις πιο κάτω λογικές οικογένειες.

TTL : .....

CMOS : .....

(β) Να επιλέξετε σε ποια λογική οικογένεια (TTL ή CMOS), ανήκουν τα ολοκληρωμένα κυκλώματα (ICs) που χρησιμοποιούνται για την κατασκευή φορητών συσκευών οι οποίες λειτουργούν και με μπαταρίες.  
Να εξηγήσετε την επιλογή σας.


.....

.....

.....

5. (α) Να σχεδιάσετε το λογικό σύμβολο του ψηφιακού συγκριτή 2-bit.

(β) Στο Σχήμα 2 δίνονται τα χρονικά διαγράμματα των εισόδων (A, B) ενός ψηφιακού συγκριτή 1-bit.  
 Να σχεδιάσετε τα χρονικά διαγράμματα των εξόδων του (X, Y, Z).



**Σχήμα 2**

6. Στον Πίνακα 1, να δώσετε το μονό ψηφίο ισοτιμίας για καθένα από τους ψηφιακούς κώδικες δεδομένων.

ΚΩΔΙΚΕΣ ΔΕΔΟΜΕΝΩΝ	ΜΟΝΟ ΨΗΦΙΟ ΙΣΟΤΙΜΙΑΣ
1 0 1 0	
1 1 0 1 1 0 1	
1 0 1 0 0 0 1	
1 1 0 1 0 0 1 1 1 0	

**Πίνακας 1**

7. Να αναφέρετε για καθεμιά από τις παρακάτω δηλώσεις αν είναι σωστή ή λανθασμένη.

(α) «Ο αποπολυπλέκτης είναι ένα συνδυαστικό λογικό κύκλωμα, που επιτρέπει τη διοχέτευση πληροφοριών από πολλές πηγές εισόδου σε μια εξόδο».  
ΣΩΣΤΟ ή ΛΑΘΟΣ;

.....

(β) «Ένας αποπολυπλέκτης με 4 γραμμές επιλογής εξόδου έχει 16 γραμμές εξόδου».  
ΣΩΣΤΟ ή ΛΑΘΟΣ;

.....

8. (α) Να σχεδιάσετε το λογικό σύμβολο αποκωδικοποιητή (decoder) 2-bit σε 4 γραμμές (2/4) με τις εξόδους ενεργούς στο λογικό 0 (active low).

(β) Να επιλέξετε τη σωστή απάντηση.  
Αποκωδικοποιητής έχει 64 γραμμές εξόδου. Ο αριθμός των bit / εισόδων του είναι:

(1) 7


(2) 5

(3) 4

(4) 6

.....

9. Στο Σχήμα 3 δίνεται η κυματομορφή της εξόδου (Q) ενός ασταθή πολυδονητή.



**Σχήμα 3**

(α) Να υπολογίσετε τον κύκλο δράσης d των παλμών του πιο πάνω ασταθή πολυδονητή.

.....

.....

(β) Να υπολογίσετε τη συχνότητα  $f$  των παλμών του ίδιου ασταθή πολυδονητή.

.....  
.....

(γ) Να απαντήσετε ΣΩΣΤΟ ή ΛΑΘΟΣ στην ακόλουθη δήλωση.

«Η διαφορά μεταξύ επαναδιεγειρόμενου και μη επαναδιεγειρόμενου μονοσταθή πολυδονητή, είναι ότι ο επαναδιεγειρόμενος (σε αντίθεση με τον μη επαναδιεγειρόμενο) διεγείρεται μόνο όταν βρίσκεται στη σταθερή του κατάσταση».

.....

10. (α) Να ονομάσετε τους τέσσερις τύπους των καταχωρητών.

.....  
.....  
.....  
.....

(β) Να αναφέρετε τον τύπο του καταχωρητή που:


(1) θα χρησιμοποιούσατε για τη δημιουργία μέγιστης χρονικής καθυστέρησης στη διάδοση ψηφιακών σημάτων.

.....

(2) φέρει και την ονομασία «στατικός» καταχωρητής.

.....

11. Στο Σχήμα 4 δίνεται το κύκλωμα ελέγχου μονού ψηφίου ισοτιμίας στον κώδικα BCD, με την έξοδο  $C = 1$  όταν δεν υπάρχει σφάλμα.



**Σχήμα 4**

(α) Να γράψετε τη λογική εξίσωση για το κύκλωμα του Σχήματος 4.

.....

(β) Να γράψετε τη λογική εξίσωση για το αντίστοιχο κύκλωμα ελέγχου ζυγού ψηφίου ισοτιμίας στον κώδικα BCD.

.....

12. (α) Στην είσοδο αποκωδικοποιητή BCD σε 7-τμηματική μονάδα ένδειξης εφαρμόζεται ο κώδικας BCD 0110. Να υπολογίσετε τον αριθμό που θα εμφανιστεί στην 7-τμηματική μονάδα ένδειξης.

.....

(β) Ποια τμήματα της 7-τμηματικής μονάδας ένδειξης θα ανάψουν για να σχηματιστεί ο αριθμός της ερώτησης 12(α);

.....

(γ) Να αναφέρετε δύο διαφορές μεταξύ των οθονών LED και LCD.

.....

.....


.....

.....



**ΜΕΡΟΣ Β΄** - Το μέρος Β αποτελείται από τέσσερις (4) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με οκτώ (8) μονάδες.

13. Δίνεται το λογικό κύκλωμα ασύγχρονου απαριθμητή (Σχήμα 5) με συγκεκριμένη κατεύθυνση αρίθμησης.



**Σχήμα 5**

(α) Να υπολογίσετε μέχρι ποιον αριθμό μπορεί να κάνει αρίθμηση ο απαριθμητής του Σχήματος 5.


.....  
.....

(β) Να υπολογίσετε τη μέγιστη συχνότητα λειτουργίας / αρίθμησης του απαριθμητή του Σχήματος 5, αν ο χρόνος καθυστέρησης για κάθε Φλιπ Φλοπ είναι 25 ns.

.....  
.....  
.....

(γ) Να κάμετε την απαραίτητη αλλαγή στον τύπο των Φλιπ Φλοπ στο κύκλωμα του Σχήματος 5, ώστε ο ασύγχρονος απαριθμητής να μετρά προς την αντίθετη κατεύθυνση από αυτή που μετρά αρχικά (να σχεδιάσετε το τροποποιημένο κύκλωμα).

(δ) Στο Σχήμα 6 να σχεδιάσετε τα χρονικά διαγράμματα των εξόδων Q του απαριθμητή, που σχεδιάσατε στην ερώτηση 13(γ), για 6 παλμούς του ωρολογίου (CLK). Η αρχική κατάσταση του απαριθμητή είναι η RESET.



Σχήμα 6

14. (α) Να συμπληρώσετε τον πίνακα αληθείας (Πίνακας 2) του ψηφιακού συγκριτή που συγκρίνει δύο αριθμούς του 1-bit.

Είσοδοι		Έξοδοι		
A	B	X	Y	Z
0	0			
0	1			
1	0			
1	1			

Πίνακας 2

(β) Να δώσετε τις λογικές συναρτήσεις των τριών εξόδων του συγκριτή της ερώτησης 14(α).

X = .....

Y = .....

Z = .....

(γ) Να σχεδιάσετε το λογικό κύκλωμα του ψηφιακού συγκριτή 1-bit.

(δ) Να δώσετε τον ορισμό του ψηφιακού συγκριτή.



.....  
.....  
.....

15. (α) Να συμπληρώσετε τον πιο κάτω πίνακα αληθείας (Πίνακας 3) ασύγχρονου JK Φλιπ Φλοπ.

Είσοδοι		Έξοδοι		
J	K	$Q_{n+1}$	$\bar{Q}_{n+1}$	Κατάσταση
0	0			
0	1			
1	0			
1	1			

Πίνακας 3

(β) Στο Σχήμα 7 δίνονται το λογικό σύμβολο του JK Φλιπ Φλοπ και τα χρονικά διαγράμματα των εισόδων του. Να σχεδιάσετε τα χρονικά διαγράμματα των εξόδων του Φλιπ Φλοπ. Η αρχική κατάσταση του Φλιπ Φλοπ είναι η RESET.



**Σχήμα 7**

(γ) Να αναφέρετε το κύριο πλεονέκτημα του JK Φλιπ Φλοπ έναντι του SR Φλιπ Φλοπ.

.....

.....


.....

(δ) Να αναφέρετε μια χρήση / εφαρμογή των Φλιπ Φλοπ.

.....

.....

16. Δίνεται το μπλοκ διάγραμμα κυκλώματος αποκωδικοποιητή BCD σε 7-τμηματική μονάδα ένδειξης, ο οποίος είναι συνδεδεμένος με 7-τμηματική μονάδα ένδειξης (Σχήμα 8). (R = Προστατευτική Αντίσταση – μία για κάθε LED)



**Σχήμα 8**

Οι λογικές καταστάσεις των εξόδων του αποκωδικοποιητή είναι:

$$a = 0 \quad , \quad b = 0 \quad , \quad c = 0 \quad , \quad d = 0 \quad , \quad e = 1 \quad , \quad f = 1 \quad , \quad g = 0$$

- (α) Να υπολογίσετε τις τιμές των μεταβλητών εισόδου A, B, C, D του αποκωδικοποιητή του Σχήματος 8 (δηλαδή τον κώδικα BCD που εφαρμόζεται στην είσοδό του).

.....  
 .....

- (β) Να αναφέρετε αν το είδος της 7-τμηματικής μονάδας ένδειξης που χρησιμοποιείται στο μπλοκ διάγραμμα του κυκλώματος στο Σχήμα 8, είναι κοινής ανόδου ή κοινής καθόδου.

.....


- (γ) Αποκωδικοποιητής από τον κώδικα BCD σε δεκαδικό έχει τέσσερις γραμμές εισόδου. Να υπολογίσετε τον αριθμό γραμμών εξόδου του συγκεκριμένου αποκωδικοποιητή.

.....

- (δ) Να σχεδιάσετε το σύμβολο του αποκωδικοποιητή από τον κώδικα BCD σε δεκαδικό, με τις εξόδους ενεργές στο λογικό 1.

**ΜΕΡΟΣ Γ' - Το μέρος Γ αποτελείται από δύο (2) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με δέκα (10) μονάδες.**

17. (α) Να χρησιμοποιήσετε το D-FF του Σχήματος 9 για να σχεδιάσετε κύκλωμα καταχωρητή 4-bit με διαδοχική είσοδο και παράλληλη έξοδο (SIPO).



**Σχήμα 9**

(β) Να συμπληρώσετε τον πίνακα λειτουργίας (Πίνακας 4) καταχωρητή με διαδοχική είσοδο και διαδοχική έξοδο (SISO), στον οποίο θα καταχωρηθεί η κωδική λέξη: 0110. Η αρχική κατάσταση του καταχωρητή είναι 0000.

Ρολόι (CLK)	Διαδοχική Είσοδος	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
0		0	0	0	0
1					
2					
3					
4					

**Πίνακας 4**

(γ) Πόσοι ωρολογιακοί παλμοί χρειάζονται για να καταχωρηθεί και να εξέλθει μια κωδική λέξη 8-bit σε ένα καταχωρητή παράλληλης εισόδου – παράλληλης εξόδου (PIPO);

.....  
.....

(δ) Να αναφέρετε τον τύπο του καταχωρητή που θα χρησιμοποιήσετε για την μετατροπή ενός παράλληλου σήματος σε διαδοχικό.

.....  
.....

18. (α) Να συμπληρώσετε τα πιο κάτω στοιχεία που αφορούν στον πολυπλέκτη δεκαέξι γραμμών σε μία:

Αριθμός Εισόδων: .....

Αριθμός Γραμμών Επιλογής: .....

Αριθμός Εξόδων: .....

(β) Να συμπληρώσετε τον πίνακα αληθείας (Πίνακας 5) για πολυπλέκτη τεσσάρων γραμμών σε μία.

Είσοδοι		Έξοδος
S <sub>1</sub>	S <sub>0</sub>	Y


**Πίνακας 5**

(γ) Από τον Πίνακα 5, να γράψετε τη λογική συνάρτηση της εξόδου Y του πολυπλέκτη.

Y = .....

(δ) Να σχεδιάσετε το λογικό κύκλωμα του πολυπλέκτη τεσσάρων γραμμών σε μία.

(ε) Στο Σχήμα 10 δίνονται τα χρονικά διαγράμματα των εισόδων πολυπλέκτη δύο γραμμών σε μία.  
Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου  $Y$  του πολυπλέκτη.




Σχήμα 10

----- ΤΕΛΟΣ ΕΞΕΤΑΣΗΣ -----



# ΠΡΟΧΕΙΡΟ

# ΠΡΟΧΕΙΡΟ



<b>ΤΥΠΟΛΟΓΙΟ ΓΙΑ ΤΟ ΜΑΘΗΜΑ «ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ»</b>	
<b>ΑΛΓΕΒΡΑ ΤΟΥ ΜΠΟΥΛ (BOOLE)</b>	
Αξίωμα της αντιμετάθεσης	$A + B = B + A$ $A \cdot B = B \cdot A$
Αξίωμα του προσεταιρισμού	$A \cdot B \cdot C = (A \cdot B) \cdot C = A \cdot (B \cdot C)$ $A + B + C = (A + B) + C = A + (B + C)$
Αξίωμα του επιμερισμού	$A \cdot (B + C) = A \cdot B + A \cdot C$
Κανόνες της άλγεβρας Boole	$A + 0 = A$ $A + 1 = 1$ $A \cdot 0 = 0$ $A \cdot 1 = A$ $A + A = A$ $A + \bar{A} = 1$ $A \cdot A = A$ $A \cdot \bar{A} = 0$ $\bar{\bar{A}} = A$ $A + A \cdot B = A$ $A + \bar{A} \cdot B = A + B$ $(A + B) \cdot (A + C) = A + B \cdot C$
Θεώρημα Ντε Μόργαν (De Morgan)	$\overline{A + B} = \bar{A} \cdot \bar{B}$ $\overline{A \cdot B} = \bar{A} + \bar{B}$
<b>ΠΟΛΥΔΟΝΗΤΕΣ</b>	
Κύκλος Δράσης	$d = \frac{t_H}{T} \times 100\%$
Περίοδος παλμών	$T = t_H + t_L = 1 / f$
<b>ΑΠΑΡΙΘΜΗΤΕΣ</b>	
Μέγιστο μέτρο απαριθμητή	$max\ MOD = 2^v$
Μέγιστη συχνότητα αρίθμησης ασύγχρονου απαριθμητή	$f_{max} = \frac{1}{vt_p}$
Συχνότητα παλμών στην έξοδο που δίνει το περισσότερο σημαντικό ψηφίο απαριθμητή με μέτρο N	$f = \frac{f_{CLK}}{N}$
<b>ΚΑΤΑΧΩΡΗΤΕΣ</b>	
Συχνότητα κυκλικού απαριθμητή	$f_Q = \frac{1}{N} f_{CLK}$
Συχνότητα απαριθμητή Τζόνσον (Johnson)	$f_Q = \frac{1}{2N} f_{CLK}$

ΛΟΓΙΚΕΣ ΠΥΛΕΣ	
Πύλη AND	$Y = A \cdot B$
Πύλη OR	$Y = A + B$
Πύλη NOT	$Y = \bar{A}$
Πύλη NAND	$Y = \overline{A \cdot B}$
Πύλη NOR	$Y = \overline{A + B}$
Πύλη EXCLUSIVE OR	$Y = A \oplus B$
Πύλη EXCLUSIVE NOR	$Y = \overline{A \oplus B}$
ΜΕΤΑΤΡΟΠΕΙΣ D/A	
Ανάλυση	$\frac{FS}{2^N - 1}$
Ανάλυση %	$\frac{1}{2^N - 1} 100\%$
Μετατροπέας D/A με σταθμισμένες αντιστάσεις και τελεστικό ενισχυτή	$U_{out} = -U_{in} \frac{R_f}{8R} (8D_3 + 4D_2 + 2D_1 + D_0)$
Μετατροπείς D/A με κλιμακωτό δίκτυο αντιστάσεων και τελεστικό ενισχυτή	$U_{out} = -U_{in} \frac{R_f}{2R} (D_3 + \frac{1}{2}D_2 + \frac{1}{4}D_1 + \frac{1}{8}D_0)$
	$U_{out} = \frac{U_{in}}{2} (D_3 + \frac{1}{2}D_2 + \frac{1}{4}D_1 + \frac{1}{8}D_0)$