

**ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ, ΑΘΛΗΤΙΣΜΟΥ ΚΑΙ ΝΕΟΛΑΙΑΣ
ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΕΚΠΑΙΔΕΥΣΗΣ
ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ**

ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ ΠΡΟΣΒΑΣΗΣ 2026

ΤΕΧΝΟΛΟΓΙΑ ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ

**Μάθημα : Τεχνολογία και Εργαστήρια Ψηφιακών Ηλεκτρονικών II Τ.Σ.
(Π.Κ.) (510)**
Ημερομηνία : Τρίτη, 16 Ιουνίου 2026
Ωρα εξέτασης : 08:00 – 10:30

Λύσεις

ΜΕΡΟΣ Α΄ - Το μέρος Α αποτελείται από δώδεκα (12) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με τέσσερις (4) μονάδες.

1. Στον Πίνακα 1 να δώσετε το μονό ψηφίο ισοτιμίας και το ζυγό ψηφίο ισοτιμίας για κάθε ψηφιακό κώδικα που δίνεται.

Ψηφιακός Κώδικας	Μονό Ψηφίο Ισοτιμίας	Ζυγό Ψηφίο Ισοτιμίας
1010110	1	0
010110110	0	1
010001100	0	1
110100111	1	0

Πίνακας 1

2. (α) Να επιλέξετε τη σωστή απάντηση για το πιο κάτω ερώτημα.
Ένα σύγχρονο JK Φλιπ Φλοπ βρίσκεται σε κατάσταση εναλλαγής (Toggle), όταν οι είσοδοί του βρίσκονται στα λογικά επίπεδα:

(Α) $J = 1, K = 1$

(Β) $J = 1, K = 0$


(Γ) $J = 0, K = 0$

(Δ) $J = 0, K = 1$

(Ε) Κανέναν από τα πιο πάνω. Το JK Φλιπ Φλοπ δεν μπορεί να βρεθεί σε κατάσταση εναλλαγής.

Η σωστή απάντηση είναι το (Α)

- (β) Να μετατρέψετε το D Φλιπ Φλοπ του Σχήματος 1 σε T Φλιπ Φλοπ.



Σχήμα 1

3. (α) Να αναφέρετε δύο πλεονεκτήματα της λογικής οικογένειας CMOS έναντι της λογικής οικογένειας TTL.

Δύο από τα πιο κάτω πλεονεκτήματα:

- **Μικρή κατανάλωση ισχύος**
- **Έχουν μικρό όγκο τρανζίστορ και μεγάλη πυκνότητα ολοκλήρωσης**
- **Μεγάλο περιθώριο θορύβου**
- **Κυμαινόμενη τάση τροφοδοσίας**
- **Μεγάλη ικανότητα οδήγησης**

- (β) Να αναφέρετε δύο χαρακτηριστικά των λογικών οικογενειών.

Δύο από τα πιο κάτω χαρακτηριστικά:

- **Καταναλισκόμενη ισχύς**
- **Ικανότητα οδήγησης**
- **Λογικά επίπεδα**
- **Τάση τροφοδοσίας**
- **Περιθώριο θορύβου**
- **Καθυστέρηση διάδοσης**
- **Γινόμενο Ταχύτητας – Ισχύος**

4. (α) Δυαδικός απαριθμητής μετρά από το 0 μέχρι το 21. Από πόσα Φλιπ Φλοπ αποτελείται το κύκλωμά του;

Μέτρηση από 0 μέχρι 21 ισοδυναμεί με 22 λογικές καταστάσεις

$$2^4 < 22 < 2^5$$


Το κύκλωμα του απαριθμητή αποτελείται από 5 Φλιπ Φλοπ

- (β) Να αναφέρετε δύο χαρακτηριστικά των απαριθμητών.

Δύο από τα πιο κάτω χαρακτηριστικά:

- **Κατεύθυνση μέτρησης**
- **Κώδικας αρίθμησης**
- **Αριθμός Φλιπ Φλοπ**
- **Μέτρο και μέγιστο μέτρο**
- **Ασύγχρονοι και σύγχρονοι**

5. Στο Σχήμα 2 δίνονται το λογικό σύμβολο και ο πίνακας λειτουργίας του αποκωδικοποιητή 2-bit σε 4 γραμμές.



Σχήμα 2

Να γράψετε τις λογικές εξισώσεις για τις τέσσερις εξόδους του αποκωδικοποιητή.

$$Y_0 = \overline{A_1} \cdot \overline{A_0}$$

$$Y_1 = \overline{A_1} \cdot A_0$$

$$Y_2 = A_1 \cdot \overline{A_0}$$

$$Y_3 = A_1 \cdot A_0$$

6. (α) Σε έναν ψηφιακό συγκριτή $X=1$ (όταν $A>B$), $Y=1$ (όταν $A=B$) και $Z=1$ (όταν $A<B$). Οι λογικές καταστάσεις των εξόδων ψηφιακού συγκριτή που συγκρίνει δύο αριθμούς των 2-bit ($A = A_1A_0$ και $B = B_1B_0$) είναι:

$$X = 1$$

$$Y = 0$$

$$Z = 0$$

Ποια από τις πιο κάτω συνθήκες επιβεβαιώνει το πιο πάνω αποτέλεσμα.

(Α) $A_1 > B_1$

(Β) $A_0 = B_0$

(Γ) $A_0 < B_0$

(Δ) $A_1 = B_1$

Η σωστή απάντηση είναι το (Α)

- (β) Να επιλέξετε τη σωστή απάντηση.

Πόσες διαφορετικές λογικές καταστάσεις μπορεί να πάρει στις εισόδους του ένας ψηφιακός συγκριτής ο οποίος συγκρίνει δύο αριθμούς των 2-bit.

(Α) 2


(Β) 4

(Γ) 8

(Δ) 16

Η σωστή απάντηση είναι το (Δ)

7. Δίνεται το αναλογικό σήμα του Σχήματος 3.




Σχήμα 3

(α) Η συχνότητα δειγματοληψίας είναι 10 μs και το ψηφίο με την ελάχιστη σημαντική αξία (LSB) αντιστοιχεί με 1 V. Να μετατρέψετε το αναλογικό σήμα του Σχήματος 3 σε ψηφιακό σήμα 3-bit και να συμπληρώσετε τον Πίνακα 2.

Χρόνος (μs)	Αναλογικό Σήμα (V)	Ψηφιακό Σήμα		
		D ₂	D ₁	D ₀
0	0 V	0	0	0
10	2 V	0	1	0
20	5 V	1	0	1
30	6 V	1	1	0
40	5 V	1	0	1
50	1 V	0	0	1


Πίνακας 2

(β) Να σχεδιάσετε το αντίστοιχο ψηφιακό σήμα στο τετραγωνισμένο χαρτί του Σχήματος 4.



Σχήμα 4

8. Στο Σχήμα 5 δίνεται το λογικό κύκλωμα JK Φλιπ Φλοπ με τις δύο εισόδους συνδεδεμένες στο λογικό 1.



Σχήμα 5


(α) Να αναφέρετε τι θα συμβεί στις εξόδους του Φλιπ Φλοπ όταν εφαρμοστούν ωρολογιακοί παλμοί στην είσοδο CLK του Φλιπ Φλοπ.

Στα θετικά μέτωπα των ωρολογιακών παλμών, θα γίνεται εναλλαγή των λογικών καταστάσεων των εξόδων του JK Φλιπ Φλοπ (θα λειτουργεί δηλαδή ως toggle Φλιπ Φλοπ (T flip flop))

(β) Να υπολογίσετε τη συχνότητα της εξόδου Q του Φλιπ Φλοπ του Σχήματος 5, όταν η συχνότητα των παλμών του ωρολογίου (CLK) είναι 250 kHz.


$$f_Q = \frac{f_{CLK}}{2} = \frac{250 \text{ kHz}}{2} = 125 \text{ kHz}$$

9. Να χρησιμοποιήσετε το D Φλιπ Φλοπ του Σχήματος 6, για να σχεδιάσετε κύκλωμα καταχωρητή 4-bit διαδοχικής εισόδου – παράλληλης εξόδου.




Σχήμα 6

Λογικό κύκλωμα καταχωρητή 4-bit SIPO:



10. (α) Επαναδιεγείρομενος μονοσταθής πολυδονητής διεγείρεται στα θετικά μέτωπα των παλμών διέγερσης και έχει χρόνο βολής 3 ms. Η σταθερή κατάσταση του πολυδονητή είναι το λογικό 0. Στο Σχήμα 7 δίνονται το λογικό σύμβολο και οι παλμοί διέγερσης (T) του εν λόγω πολυδονητή. Να σχεδιάσετε στο Σχήμα 7 τα αντίστοιχα χρονικά διαγράμματα των δύο εξόδων του.




Σχήμα 7

(β) Να απαντήσετε ΣΩΣΤΟ ή ΛΑΘΟΣ στην πιο κάτω δήλωση.
«Ο ασταθής πολυδονητής μπορεί να θεωρηθεί ως μια γεννήτρια παλμών».

ΣΩΣΤΟ

11. Στο Σχήμα 8 δίνονται το λογικό σύμβολο και ο πίνακας λειτουργίας του πολυπλέκτη δύο γραμμών σε μια.



Σχήμα 8


(α) Να γράψετε τη λογική εξίσωση της εξόδου Y του πολυπλέκτη.

$$Y = \overline{S} \cdot D_0 + S \cdot D_1$$

(1 μον.)

(β) Να σχεδιάσετε το λογικό κύκλωμα του πολυπλέκτη.

(2 μον.)




(γ) Να υπολογίσετε τον αριθμό γραμμών επιλογής εισόδου δεδομένων, ενός πολυπλέκτη ο οποίος έχει 32 γραμμές εισόδου δεδομένων.

$$32 = 2^N \Rightarrow N = 5$$

Αριθμός γραμμών επιλογής εισόδου δεδομένων = 5

(1 μον.)

12. (α) Να σχεδιάσετε το λογικό κύκλωμα ασύγχρονου SR Φλιπ Φλοπ με δύο πύλες NOR.



(β) Να επιλέξετε τη σωστή απάντηση.

Να αναφέρετε τη διαφορά του SR Φλιπ Φλοπ σε σχέση με το JK Φλιπ Φλοπ.

(Α) Είναι πιο γρήγορο.

(Β) Έχει απαγορευμένη κατάσταση εισόδων.


(Γ) Μπορεί να έχει είσοδο ωρολογίου (CLK).

(Δ) Διαθέτει δύο εξόδους.

Η σωστή απάντηση είναι το (Β)

ΜΕΡΟΣ Β΄ - Το μέρος Β αποτελείται από τέσσερις (4) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με οκτώ (8) μονάδες.

13. Στο Σχήμα 9 δίνεται το λογικό σύμβολο ενός ασταθή πολυδονητή.



Σχήμα 9

Οι παλμοί στην έξοδο (Q) του πολυδονητή, έχουν συχνότητα $f = 200 \text{ kHz}$ και ο κύκλος δράσης τους $d = 60\%$.

(α) Να υπολογίσετε την περίοδο T των παλμών.

$$T = \frac{1}{f} = \frac{1}{200000 \text{ Hz}} = 5 \cdot 10^{-6} \text{ s} = 5 \mu\text{s}$$

(2 μον.)


(β) Να υπολογίσετε τον χρόνο t_H που ο παλμός παραμένει στο λογικό 1 και τον χρόνο t_L που ο παλμός παραμένει στο λογικό 0.

$$d = \frac{t_H}{T} \cdot 100\% \Rightarrow 60\% = \frac{t_H}{5} \cdot 100\% \Rightarrow t_H = 3 \mu\text{s}$$


$$t_L = T - t_H = 5 - 3 = 2 \mu\text{s}$$

(4 μον.)

(γ) Να σχεδιάσετε στο Σχήμα 10 το χρονικό διάγραμμα των παλμών του ασταθή πολυδονητή για χρόνο ίσο με δύο περιόδους.



Η



Σχήμα 10

(2 μον.)

14. (α) Να συμπληρώσετε τον πίνακα λειτουργίας (Πίνακας 3) καταχωρητή 4-bit, διαδοχικής εισόδου – διαδοχικής εξόδου. Η κωδική λέξη / πληροφορία στην είσοδό του η οποία θα καταχωρηθεί είναι **1001**.
Η αρχική κατάσταση των τεσσάρων Φλιπ Φλοπ του καταχωρητή είναι 0000.

Ρολόι (CLK)	Διαδοχική Είσοδος	Q ₀	Q ₁	Q ₂	Q ₃
0	1	0	0	0	0
1	0	1	0	0	0
2	0	0	1	0	0
3	1	0	0	1	0
4		1	0	0	1

Πίνακας 3

(4 μον.)

- (β) Να αναφέρετε έναν τύπο καταχωρητή που μπορεί να χρησιμοποιηθεί ως κύκλωμα δημιουργίας χρονικής καθυστέρησης κατά τη μετάδοση ψηφιακών πληροφοριών / σημάτων.

Καταχωρητής SISO ή καταχωρητής SIPO


(2 μον.)

- (γ) Να υπολογίσετε πόσοι ωρολογιακοί παλμοί απαιτούνται, για να εισέλθει και να εξέλθει μια πληροφορία των 8-bit σε ένα καταχωρητή παράλληλης εισόδου – παράλληλης εξόδου.

Απαιτείται 1 ωρολογιακός παλμός

(2 μον.)

15. Στο Σχήμα 11 δίνεται το λογικό σύμβολο του ψηφιακού συγκριτή που συγκρίνει δύο αριθμούς του 1-bit.



Σχήμα 11


(α) Να συμπληρώσετε τον πίνακα λειτουργίας (Πίνακας 4) του συγκριτή του Σχήματος 11.

ΕΙΣΟΔΟΙ		ΕΞΟΔΟΙ		
A	B	X	Y	Z
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Πίνακας 4

(4 μον.)

(β) Στο Σχήμα 12 δίνονται τα χρονικά διαγράμματα των εισόδων του ψηφιακού συγκριτή 1-bit του Σχήματος 11. Να σχεδιάσετε στο Σχήμα 12 τα χρονικά διαγράμματα των τριών εξόδων X, Y και Z του συγκριτή.



Σχήμα 12

(3 μον.)

(γ) Να δώσετε τον ορισμό του ψηφιακού συγκριτή.

Ο ψηφιακός συγκριτής είναι ένα συνδυαστικό κύκλωμα που συγκρίνει δύο αριθμούς, για παράδειγμα, A και B και βρίσκει αν είναι ίσοι ή ποιος από τους δύο είναι ο πιο μεγάλος.

(1 μον.)

16. Στον Πίνακα 5 δίνεται ο πίνακας αληθείας ενός συνδυαστικού λογικού κυκλώματος.

Είσοδοι Επιλογής		Έξοδοι			
S ₁	S ₀	D ₀	D ₁	D ₂	D ₃
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D

Πίνακας 5

- (α) Να δώσετε την πλήρη / ακριβή ονομασία του λογικού κυκλώματος το οποίο αντιπροσωπεύει ο πίνακας αληθείας (Πίνακας 5).

Αποπολυπλέκτης μιας γραμμής σε τέσσερις

(2 μον.)

- (β) Να γράψετε τις λογικές συναρτήσεις των τεσσάρων εξόδων του κυκλώματος που ονομάσατε στο ερώτημα 16(α).

$$D_0 = \bar{S}_1 \cdot \bar{S}_0 \cdot D$$

$$D_1 = \bar{S}_1 \cdot S_0 \cdot D$$

$$D_2 = S_1 \cdot \bar{S}_0 \cdot D$$

$$D_3 = S_1 \cdot S_0 \cdot D$$

(4 μον.)


- (γ) Να υπολογίσετε τον αριθμό των γραμμών εξόδου δεδομένων, ενός αποπολυπλέκτη ο οποίος έχει 4 γραμμές επιλογής εξόδου δεδομένων.

Ο αποπολυπλέκτης έχει 4 γραμμές επιλογής εξόδου άρα $2^4 = 16$ 16 γραμμές εξόδου

(2 μον.)

ΜΕΡΟΣ Γ' - Το μέρος Γ αποτελείται από δύο (2) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με δέκα (10) μονάδες.

17. Στο Σχήμα 13 δίνεται το λογικό σύμβολο του αποκωδικοποιητή από τον κώδικα BCD στον κώδικα που ελέγχει τον ενδείκτη 7-τμημάτων (7-segment display).



Σχήμα 13

- (α) Αν η λογική κατάσταση των εισόδων είναι $A_3A_2A_1A_0 = 0010$, να δώσετε τη λογική κατάσταση των εξόδων του αποκωδικοποιητή.

$A_3A_2A_1A_0 = 0010$ στον κώδικα BCD είναι ο δεκαδικός αριθμός 2

$a = \dots 1 \dots$ $b = \dots 1 \dots$ $c = \dots 0 \dots$ $d = \dots 1 \dots$ $e = \dots 1 \dots$ $f = \dots 0 \dots$ $g = \dots 1 \dots$
(3 μον.)

- (β) Αν τα τμήματα b και e του ενδείκτη 7-τμημάτων δεν ανάβουν, να δώσετε τον κώδικα BCD που εφαρμόζεται στην είσοδο του αποκωδικοποιητή στο Σχήμα 13.

$A_3A_2A_1A_0 = 0101$

(3 μον.)

- (γ) Να ονομάσετε το είδος (τον τύπο) της 7-τμηματικής μονάδας ένδειξης που χρησιμοποιείται με τον αποκωδικοποιητή του Σχήματος 13.

Η 7-τμηματική μονάδα ένδειξης είναι ΚΟΙΝΗΣ ΚΑΘΟΔΟΥ

(2 μον.)

- (δ) Να αναφέρετε γιατί οι οθόνες LCD έχουν καθιερωθεί σε σχέση με τις οθόνες LED σε φορητά όργανα και συσκευές που χρησιμοποιούν μπαταρίες.

Οι οθόνες LCD έχουν μικρότερη κατανάλωση ηλεκτρικής ενέργειας σε σχέση με τις οθόνες LED και άρα οι μπαταρίες των συσκευών με οθόνες LCD διαρκούν περισσότερο

(2 μον.)

18. (α) Να ονομάσετε δύο είδη / τύπους απαριθμητών με κριτήριο τον κώδικα αρίθμησης που χρησιμοποιούν.

- **Δυαδικός απαριθμητής (binary counter)**
- **Δυαδικά Κωδικοποιημένος Δεκαδικός απαριθμητής (Binary Coded Decimal (BCD) counter)**

(2 μον.)

(β) Να υπολογίσετε το μέγιστο μέτρο (max MOD) ασύγχρονου απαριθμητή 7-bit.


Απαριθμητής 7-bit έχει 7 Φλιπ Φλοπ ($n = 7$)

$$\max MOD = 2^n = 2^7 = 128$$

⇒ **Μέγιστο μέτρο = 128**

(1 μον.)


(γ) Στο Σχήμα 14 δίνεται το λογικό σύμβολο του JK Φλιπ Φλοπ που χρονίζεται στα αρνητικά μέτωπα των ωρολογιακών παλμών (CLK).




Σχήμα 14

Να σχεδιάσετε το λογικό κύκλωμα ασύγχρονου δυαδικού απαριθμητή 2-bit που να μετρά προς τα πάνω, χρησιμοποιώντας JK Φλιπ Φλοπ όπως του Σχήματος 14.

(4 μον.)



- (δ) Να σχεδιάσετε στο Σχήμα 15 τα χρονικά διαγράμματα των δύο εξόδων του απαριθμητή που σχεδιάσατε στην ερώτηση 18(γ), για πέντε ωρολογιακούς παλμούς (CLK). Η αρχική κατάσταση του απαριθμητή είναι η RESET.



Σχήμα 15

(2 μον.)

- (ε) Να υπολογίσετε τη συχνότητα των παλμών στην έξοδο του Φλιπ Φλοπ που δίνει το ψηφίο με τη μεγαλύτερη / περισσότερη αξία (MSB) στον απαριθμητή της ερώτησης 18(γ), όταν η συχνότητα του ωρολογίου (CLK) είναι 1 MHz.

**Το μέτρο N του απαριθμητή είναι 4 (μετρά από το 0 μέχρι το 3)
MSB είναι το Q_1 (στο κύκλωμα της ερώτησης 18(γ))**

$$f_{Q1} = \frac{f_{CLK}}{N} = \frac{1 \text{ MHz}}{4} = 0,25 \text{ MHz} = 250 \text{ kHz}$$

(1 μον.)

----- ΤΕΛΟΣ ΛΥΣΕΩΝ -----