

**ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ, ΑΘΛΗΤΙΣΜΟΥ ΚΑΙ ΝΕΟΛΑΙΑΣ
ΔΙΕΥΘΥΝΣΗ ΜΕΣΗΣ ΤΕΧΝΙΚΗΣ ΚΑΙ ΕΠΑΓΓΕΛΜΑΤΙΚΗΣ ΕΚΠΑΙΔΕΥΣΗΣ
ΚΑΙ ΚΑΤΑΡΤΙΣΗΣ**

**ΕΝΙΑΙΕΣ ΓΡΑΠΤΕΣ ΤΕΛΙΚΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΚΑΙ
ΑΠΟΛΥΤΗΡΙΕΣ ΕΞΕΤΑΣΕΙΣ**

20 23 - 20 24

Γ΄ ΤΑΞΗΣ ΤΕΣΕΚ

ΣΕΙΡΑ Α'

ΠΡΑΚΤΙΚΗ ΚΑΤΕΥΘΥΝΣΗ

ΗΜΕΡΟΜΗΝΙΑ : Δευτέρα, 20 Μαΐου 2024

**ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ: Τεχνολογία και Εργαστήρια Ψηφιακών
Ηλεκτρονικών II - ΤΕΜ1**

ΚΩΔΙΚΟΣ ΜΑΘΗΜΑΤΟΣ : iy301

ΛΥΣΕΙΣ


ΜΕΡΟΣ Α΄: Αποτελείται από έξι (6) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με οκτώ (8) μονάδες.

1. (α) Να επιλέξετε τη σωστή απάντηση για την ακόλουθη ερώτηση.
Το SR NOR Φλιπ Φλοπ (FF) βρίσκεται σε κατάσταση ΜΝΗΜΗΣ (MEMORY) όταν:
- (Α) $S = 1, R = 0$
 - (Β) $S = 0, R = 0$**
 - (Γ) $S = 1, R = 1$
 - (Δ) $S = 0, R = 1$.

Το (Β)

(4 μον.)

- (β) Στο Σχήμα 1 δίνεται το λογικό σύμβολο ενός JK Φλιπ Φλοπ (FF).



Σχήμα 1

Να συμπληρώσετε τον πιο κάτω πίνακα αληθείας (Πίνακας 1) του JK FF.

Είσοδοι		Έξοδοι		Κατάσταση
J	K	Q_{n+1}	\overline{Q}_{n+1}	
0	0	Q_n	\overline{Q}_n	MEMORY
0	1	0	1	RESET
1	0	1	0	SET
1	1	\overline{Q}_n	Q_n	TOGGLE

Πίνακας 1

(4 μον. - 1 μον. για κάθε γραμμή με τις τιμές των Εισόδων, Εξόδων και Κατάσταση / οριζόντια διόρθωση)


2. (α) Να δώσετε τον ορισμό του «μη επαναδιεγερόμενου μονοσταθής πολυδονητή».

Ο «μη επαναδιεγερόμενος μονοσταθής πολυδονητής» είναι ο πολυδονητής ο οποίος διεγείρεται, τότε μόνο όταν αυτός βρίσκεται στη σταθερή του κατάσταση. Όταν διεγερθεί μεταβαίνει από τη σταθερή στη μη σταθερή κατάσταση για ορισμένο χρονικό διάστημα, δίνοντας ένα παλμό στην έξοδό του και μετά επιστρέφει αυτόματα στη σταθερή του κατάσταση.

(2 μον.)

(β) Στο Σχήμα 2 δίνεται το χρονικό διάγραμμα των παλμών διέγερσης ενός επαναδιεγυριόμενου μονοσταθί πολυδονητή ο οποίος διεγείρεται στα θετικά μέτωπα των παλμών διέγερσης.


Να σχεδιάσετε τα χρονικά διαγράμματα των εξόδων Q και \bar{Q} του πολυδονητή, αν ο χρόνος βολής του είναι 3 ms και η σταθερή του κατάσταση είναι το λογικό 0.



Σχήμα 2

(6 μον. – 4 μον. για την έξοδο Q και 2 μον. για την έξοδο \bar{Q})

3. Στο Σχήμα 3 δίνεται το λογικό κύκλωμα ασύγχρονου δυαδικού απαριθμητή 2-bit.



Σχήμα 3

(α) Να αναφέρετε την κατεύθυνση μέτρησης του απαριθμητή.

Η κατεύθυνση μέτρησης είναι προς τα πάνω (Up – counter)

(4 μον.)

(β) Να επιλέξετε τη σωστή απάντηση για την ακόλουθη ερώτηση.

Το μέγιστο μέτρο του απαριθμητή του Σχήματος 3 είναι:

(Α) 3

(Β) 8

(Γ) 4

(Δ) 7

Το (Γ)

(4 μον.)

4. (α) Σε 7-τμηματική μονάδα ένδειξης παριστάνεται ο αριθμός 7. Να δώσετε τον κώδικα εισόδου BCD που αντιστοιχεί στον αριθμό αυτό.

Ο κώδικας εισόδου BCD που αντιστοιχεί στον αριθμό 7 είναι ο 0111

(2 μον.)

- (β) Ποια τμήματα της 7-τμηματικής μονάδας ένδειξης (a, b, c, d, e, f, g) θα ανάψουν, για να σχηματιστεί ο αριθμός με κώδικα εισόδου BCD το **0011**;

a, b, c, d, g

(4 μον.)

- (γ) Να απαντήσετε ΣΩΣΤΟ ή ΛΑΘΟΣ στην παρακάτω δήλωση:


«Ένας μετατροπέας / αποκωδικοποιητής από κώδικα BCD σε 7-τμηματική μονάδα ένδειξης, συνδέεται με 7-τμηματική μονάδα ένδειξης κοινής καθόδου όταν οι έξοδοί του είναι ενεργές στο λογικό 0».

ΛΑΘΟΣ

(2 μον.)

5. Στο Σχήμα 4 δίνονται το λογικό σύμβολο και ο πίνακας αληθείας ψηφιακού συγκριτή 1-bit.

ΕΙΣΟΔΟΙ		ΕΞΟΔΟΙ		
A	B	X	Y	Z
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0



Σχήμα 4

- (α) Να γράψετε τις λογικές συναρτήσεις για τις τρεις εξόδους X, Y και Z του ψηφιακού συγκριτή:


$$X = A \cdot \bar{B}$$

$$Y = \bar{A} \cdot \bar{B} + A \cdot B \quad \text{ή} \quad Y = \overline{A \oplus B}$$

$$Z = \bar{A} \cdot B$$

(4 μον. – 1 μον. για κάθε ελάχιστο όρο των τριών λογικών συναρτήσεων)


(β) Στο Σχήμα 5 δίνονται τα χρονικά διαγράμματα που εφαρμόζονται στις εισόδους ψηφιακού συγκριτή 1-bit. Να σχεδιάσετε στο ίδιο σχήμα τα χρονικά διαγράμματα των τριών εξόδων X, Y και Z του συγκριτή.



Σχήμα 5

(4 μον. – 1 μον. για την κάθε σύγκριση / κατακόρυφη διόρθωση)

6. (α) Να σχεδιάσετε το λογικό σύμβολο αποπολυπλέκτη με δύο γραμμές επιλογής εξόδου.



(4μον. – 1 μον. για είσοδο, 1 μον. για γραμμές επιλογής εξόδου, 1 μον. για εξόδους, 1 μον. για ονομασία)

(β) Να υπολογίσετε τον αριθμό γραμμών επιλογής εξόδου ενός αποπολυπλέκτη με 32 γραμμές εξόδου δεδομένων.

$$2^N = 32 \Rightarrow N = 5$$

Άρα 5 γραμμές επιλογής εξόδου

(2 μον.)


(γ) Να απαντήσετε ΣΩΣΤΟ ή ΛΑΘΟΣ στην παρακάτω δήλωση:
«Ο αποπολυπλέκτης έχει περισσότερες από μια είσοδο».

ΛΑΘΟΣ

(2 μον.)

ΜΕΡΟΣ Β΄: Αποτελείται από τέσσερις (4) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με δέκα (10) μονάδες.

7. Στο Σχήμα 6 δίνονται το λογικό σύμβολο και τα χρονικά διαγράμματα εισόδου σύγχρονου SR Φλιπ Φλοπ (FF).




Σχήμα 6

(α) Να σχεδιάσετε στο Σχήμα 6 το χρονικό διάγραμμα της εξόδου Q του Φλιπ Φλοπ. Η αρχική κατάσταση του Φλιπ Φλοπ είναι το λογικό 0 (RESET).

(4 μον. – 1 μον. για κάθε αλλαγή κατάστασης)

(β) Να αντιγράψετε στον κενό χώρο πιο κάτω, το λογικό σύμβολο του SR FF του Σχήματος 6 και να το μετατρέψετε σε T FF.




(3 μον. – 1 μον. για τη σχεδίαση του SR FF, 1 μον. για τη σωστή σύνδεση της εισόδου S και 1 μον. για τη σωστή σύνδεση της εισόδου R)

(γ) Να υπολογίσετε τον αριθμό των T FF που απαιτούνται σε ένα κύκλωμα διαιρέτη συχνότητας, ώστε να μειωθεί η συχνότητα από 4 MHz στην είσοδό του σε 125 kHz στην έξοδο του κυκλώματος.

(4MHz)


(125kHz)




Χρειάζονται πέντε (5) T FF για το κύκλωμα διαιρέτη συχνότητας.

(3 μον.)

8. (α) Να χρησιμοποιήσετε το D Φλιπ Φλοπ του Σχήματος 7, για να σχεδιάσετε κύκλωμα καταχωρητή 4-bit με παράλληλη είσοδο και παράλληλη έξοδο (PIPO).



Σχήμα 7



(5 μον. – 2 μον. για τη σχεδίαση των D FF του καταχωρητή, 1 μον. για τη σωστή συνδεσμολογία του CLK, 1 μον. για τη σωστή συνδεσμολογία των εισόδων D, 1 μον. για τη σωστή συνδεσμολογία των εξόδων Q)

(β) Να συμπληρώσετε τον πίνακα λειτουργίας (Πίνακας 2) καταχωρητή με διαδοχική είσοδο και διαδοχική έξοδο (SISO), στον οποίο θα καταχωρηθεί η κωδική λέξη **0110**. Η αρχική κατάσταση του καταχωρητή είναι 0000.

Ρολόι (CLK)	Διαδοχική Είσοδος	Q ₀	Q ₁	Q ₂	Q ₃
0	0	0	0	0	0
1	1	0	0	0	0
2	1	1	0	0	0
3	0	1	1	0	0
4		0	1	1	0

Πίνακας 2

(5 μον. – 1 μον. για σωστή συμπλήρωση διαδοχικής εισόδου, 1 μον. για το περιεχόμενο του καταχωρητή σε κάθε γραμμή / οριζόντια διόρθωση)

9. Στο Σχήμα 8 δίνεται το λογικό σύμβολο αποκωδικοποιητή 2-bit σε 4 γραμμές.



Σχήμα 8

(α) Να συμπληρώσετε τον πίνακα αληθείας (Πίνακας 3) του αποκωδικοποιητή.

ΕΙΣΟΔΟΙ		ΕΞΟΔΟΙ			
A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Πίνακας 3

(4 μον. – 1 μον. για κάθε γραμμή / οριζόντια διόρθωση)

(β) Να γράψετε τις λογικές συναρτήσεις του αποκωδικοποιητή.

$$Y_0 = \overline{A_1} \overline{A_0}$$


$$Y_1 = \overline{A_1} A_0$$

$$Y_2 = A_1 \overline{A_0}$$

$$Y_3 = A_1 A_0$$


(2 μον. – 0,5 μον. για κάθε λογική συνάρτηση)

(γ) Να σχεδιάσετε το λογικό κύκλωμα του αποκωδικοποιητή 2-bit σε 4 γραμμές.



(4 μον. – 1 μον. για τις σωστές πύλες AND και NOT, 1 μον. για τη σωστή ονομασία εισόδων / εξόδων, 2 μον. για τη σωστή συνδεσμολογία)

10. Στο Σχήμα 9 δίνεται το λογικό σύμβολο πολυπλέκτη 2 γραμμών σε 1 (2 x 1).



Σχήμα 9

(α) Να συμπληρώσετε τον πίνακα αληθείας (Πίνακας 4) του πολυπλέκτη.

S	Y
0	D_0
1	D_1

Πίνακας 4


(2 μον. – 1 μον. για κάθε γραμμή / οριζόντια διόρθωση)

(β) Να γράψετε τη λογική συνάρτηση της εξόδου Y του πολυπλέκτη.

$$Y = D_0 \bar{S} + D_1 S$$

(2 μον. – 1 μον. για κάθε ελάχιστο όρο της λογικής συνάρτησης)

(γ) Να σχεδιάσετε το λογικό κύκλωμα του πολυπλέκτη.



(4 μον. – 1 μον. για τις σωστές πύλες AND, OR και NOT, 1 μον. για τη σωστή ονομασία εισόδων / εξόδων, 2 μον. για τη σωστή συνδεσμολογία)


(δ) Να δώσετε τον ορισμό του «πολυπλέκτη».

Ο πολυπλέκτης είναι ένα συνδυαστικό λογικό κύκλωμα που μεταφέρει πληροφορίες από πολλές πηγές εισόδου δεδομένων σε μια μόνο έξοδο. Η επιλογή της γραμμής εισόδου που θα μεταφερθεί στην έξοδο εξαρτάται από το συνδυασμό των γραμμών επιλογής εισόδου.


(2 μον.)

ΜΕΡΟΣ Γ΄: Αποτελείται από μία (1) ερώτηση. Η ορθή απάντηση βαθμολογείται με δώδεκα (12) μονάδες.

11. (α) Να χρησιμοποιήσετε το JK Φλιπ Φλοπ που δίνεται στο Σχήμα 10, για να σχεδιάσετε κύκλωμα ασύγχρονου δυαδικού απαριθμητή 3-bit, ο οποίος να μετρά προς τα κάτω.



Σχήμα 10




(4 μον. - 2 μον. για τη σχεδίαση των JK FF του απαριθμητή, 1 μον. για τη σωστή συνδεσμολογία του CLK σε όλα τα FF, 1 μον. για τη σωστή συνδεσμολογία των εισόδων J, K σε όλα τα FF στο HIGH)

- (β) Να γράψετε με τη σωστή σειρά, σε δυαδικό σύστημα αρίθμησης, το εύρος / τους αριθμούς μέτρησης του απαριθμητή που σχεδιάσατε στην ερώτηση 11(α).

(000 →) 111 → 110 → 101 → 100 → 011 → 010 → 001 → 000

(2 μον.)

- (γ) Στο Σχήμα 11, να σχεδιάσετε τα χρονικά διαγράμματα των εξόδων Q του απαριθμητή που σχεδιάσατε στην ερώτηση 11(α), για 6 παλμούς του ωρολογίου (CLK). Η αρχική κατάσταση του απαριθμητή είναι η RESET.



Σχήμα 11

(3 μον. – 1 μον. για κάθε έξοδο Q / οριζόντια διόρθωση)

(δ) Να υπολογίσετε το μέτρο απαριθμητή που μετρά από το 0 μέχρι το 24.

Εύρος μέτρησης: 0 – 24 (δηλαδή, έχει 25 διαφορετικές λογικές καταστάσεις)

Άρα το μέτρο του απαριθμητή είναι MOD = 25

(2 μον.)

(ε) Να υπολογίσετε τη μέγιστη συχνότητα λειτουργίας / αρίθμησης ασύγχρονου απαριθμητή 4-bit, αν ο χρόνος καθυστέρησης για κάθε Φλιπ Φλοπ είναι 50 ns.

$$f_{max} = \frac{1}{n t_p} = \frac{1}{4 \cdot 50 \text{ ns}} = \frac{1}{200 \cdot 10^{-9} \text{ s}} = 5000000 \text{ Hz} = 5 \text{ MHz}$$

(1 μον.)